本发明一种存储器
芯片内建自测试方法和电路装置，所述方法包括：将原始测试向量输入至待测电路，以生成测试数据信号；将原始测试向量输入至寄存器中，使得原始测试向量与测试数据信号同步；对延迟后的原始测试向量和测试数据信号进行逻辑异或运算，以生成用于表示待测电路是否有效的测试结果指示信号；将延迟后的原始测试向量的相位反转180度生成反相测试向量，并将反相测试向量和测试数据信号进行逻辑与非运算，输出逻辑状态指示值，用于表示待测电路失效时，测试数据信号的逻辑状态；根据测试结果指示信号，择一输出用于表示待测电路的有效测试结果和逻辑状态指示值中的一种。能够判断出待测电路是否有效，而且进一步得到待测电路的失效形态。
声明：
“存储器芯片内建自测试方法和电路装置” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
933
编辑：管理员
来源：北方有色网
咨询细节
