本发明属于集成电路可制造性设计中静态随机存储电路良率分析领域，具体采用一种通用帕累托和高斯联合分布作为实际采样分布函数族，通过最小化实际采样分布和理想采样分布之间的交叉熵，从而获得最优的实际采样分布参数。使用优化后的实际采样分布进行采样计算SRAM失效率，能够大幅减小采样点数，提高采样效率。本发明的关键是提出采用通用帕累托和高斯混合分布为采样分布函数族；并针对该分布的参数优化问题，提出了一个迭代策略，不断地进行采样、更新实际分布参数、计算失效率，直到失效率满足精度要求。实验结果表明，本发明提出的方法明显优于目前现有技术的方法。
声明：
“基于非高斯采样的SRAM电路良率分析方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
766
编辑：管理员
来源：北方有色网
咨询细节
