本发明涉及模拟集成电路设计领域，为减小连接通路上μbump、TSV等发生故障造成的图像质量下降的问题，在图像处理模块ISP中使用基于2*2像素块故障的检测算法可以有效检测出失效点，从而更容易地修复故障点，得到较好的输出图像。为此，本发明采取的技术方案是，基于分块并行容错结构的3D堆叠图像传感器，像素阵列以2像素*2像素小单元的形式分块，每个小单元的中心通过微凸金属块μbump连接到信号线上，不同的信号线连接到下层不同的模数转换器ADC上，每个ADC再经由各自的硅通孔TSV通路连接到图像处理模块ISP层中。本发明主要应用于集成电路设计制造场合。
声明：
“基于分块并行容错结构的3D堆叠图像传感器” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
1111
编辑：管理员
来源：北方有色网
咨询细节
