一种测试半导体电路的方法,半导体电路包括连接到存储器件的字线、接收地址的地址接受器、译码地址并选择一个字线的地址译码器、在非测试模式和测试模式期间刷新字线的自刷新单元,在测试模式中器件控制半导体电路,方法包括将测试模式信号提供到测试模式器件,激活自刷新单元的测试模式操作,使用自刷新单元顺次地激活字线,将字线保持在激活状态中一预定时间周期并使字线失效。
声明：
“自刷新的DRAM的DC老化的字线激活的定时” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
831
编辑：管理员
来源：北方有色网
咨询细节
