本实用新型提供了一种电容测试结构，包括：固定测试电阻，与待测电容第二端连接；至少一个待接入测试电阻，与固定测试电阻串联；至少一个测试保险丝，与待接入测试电阻并联；至少两个焊盘，分别与测试保险丝两端连接；NMOS管，与所述测试电路并联，所述NMOS管的栅极还与待测电容的第二端连接；限流保险丝，与并联后的所述NMOS管和所述测试电路串联，并且接地；以及，限流电阻，连接电源和所述NMOS管；向焊盘施加电流，使得与焊盘连接的测试保险丝熔断以改变测试电路的阻值。在不改变版图设计的情况下，可以变换为多种漏电阈值电流的测试结构，从而对多种不同缺陷或不同类型的待测电容进行失效分析。这样可以节省
芯片划片道面积，在测试上也更加灵活。
声明：
“电容测试结构” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
1126
编辑：管理员
来源：北方有色网
咨询细节
