防静电放电(ESD)和防闩锁效应(Latch?up)保护电路规则的自动检查方法是集成电路辅助设计软件工具中版图验证的一种特殊方法。本发明属于集成电路辅助设计软件工具中版图验证领域。集成电路版图设计过程中,为了防止静电放电和闩锁效应引起内部电路的失效,需要对保护电路进行电学规则和工艺规则的正确性验证。本发明提出了一种防静电放电(ESD)和防闩锁效应(Latch?up)保护电路规则的自动检查方法,该方法由计算机程序自动生成进行检查,可以在很短的时间内完成一个完整
芯片的检查,大大提高开发效率,保证电路的正确性。
声明：
“防静电放电和防闩锁效应保护电路规则的自动检查方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
967
编辑：管理员
来源：北方有色网
咨询细节
