本发明提出了一种基于CMOS工艺的应用于射频识别
芯片的片上静电放电(ESD)保护电路,它由芯片上用于连接芯片外部天线的两个压点对芯片地的静电放电保护电路和芯片内部与压点直接或者间接连接的电路两部分构成,给出了电路结构与设计方法。射频识别芯片产品(卡或标签)的生产加工要经过芯片加工、测试与封装等一系列复杂的工序,在整个生产过程中ESD现象比较严重,因此芯片的片上ESD保护电路是保证芯片避免ESD失效的重要措施。本发明提出的ESD保护电路考虑了人体模型(HBM)、机器模型(MM)和充电器件模型(CDM)三种放电模型,同时也兼顾了ESD保护电路的有效性以及对工艺的不敏感性,是一种鲁棒性强的用于射频识别芯片的ESD保护电路。
声明：
“用于射频识别芯片的静电放电保护电路” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
812
编辑：管理员
来源：北方有色网
咨询细节
