本发明涉及网络跟踪先前层级减除的装置及方法，揭示一种执行
芯片中的集成电路结构的连通性测试的方法。该连通性测试执行于该芯片的第一层级。在该芯片中识别潜在缺陷位置，其表示因过孔开路或过孔短路而容易系统性失效的过孔位置。将该潜在缺陷位置转换至该芯片的第二层级的过孔位置。该第二层级位于该第一层级下方。在转换热点以后，检查该第二层级有无缺陷。检查该第一层级上的该过孔位置有无缺陷。将该第二层级的所有缺陷转换至该第一层级的该过孔位置。利用该第二层级的该转换缺陷及该第一层级的该缺陷的先前层级减除形成缺陷的网络跟踪。
声明：
“网络跟踪先前层级减除的装置及方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
986
编辑：管理员
来源：北方有色网
咨询细节
