本发明涉及并行测试结构，其中，示例装置包括与包含被测装置的集成电路连接并向其提供测试电压的测试模块。该测试模块在该被测装置上执行时间相关介电击穿(TDDB)测试。解码器与该被测装置及该测试模块连接。该解码器选择性连接各被测装置至该测试模块。电子熔丝与该被测装置中不同的一个连接。当相应被测装置失效时，该电子熔丝将各该被测装置与该测试电压单独电性断开。保护电路连接于该电子熔丝与接地电压之间，当该被测装置失效时，各保护电路在该解码器周围提供分流。
声明：
“并行测试结构” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
1071
编辑：管理员
来源：北方有色网
咨询细节
