本实用新型提供了一种存储
芯片测试电路装置，第一存储阵列输出的第一测试数据通过第一压缩电路进行压缩，生成第一压缩数据。第二存储阵列输出的第二测试数据通过第二压缩电路进行压缩，生成第二压缩数据。利用第三压缩电路对第一压缩数据和第二压缩数据进行再次压缩，生成第三压缩数据。不仅可以将生成的第一压缩数据输出，还可以通过多路复用器选择输出第二压缩数据和第三压缩数据中的一种。不仅能够得到存储芯片是否失效的检测结论，还可以得到存储芯片中第一存储阵列以及第二存储阵列失效的检测结论，精确定位失效位置。测试机通过连接一个端口能够得到存储芯片以及存储阵列的失效情况，提高了测试效率。
声明：
“存储芯片测试电路装置” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
878
编辑：管理员
来源：北方有色网
咨询细节
