本发明公开了一种在晶圆上对时钟异步
芯片进行多个芯片并行测试的方法;包括以下步骤:步骤一,通过过程控制,由自动测试设备的算法图形产生器或顺序向量生成器产生同步的信号,加载在所有的被测芯片上;步骤二,在抓取使能的控制下,通过矩阵的功能,把输出端引导到数字抓取模块,数字抓取模块具有高频的采样时钟,按照采样时钟的频率=N×激励时钟频率的方式进行信号采样,N为大于等于3的正整数;步骤三,采样后的数据在地址失效存储器中存放,一个被测芯片的应答信号占据地址失效存储器中的一行位置,依次类推,N个被测对象将占据N行地址失效存储器空间;步骤四,对每一行地址失效存储器的数据进行分析。本发明可以有效缩短测试时间。
声明：
“在晶圆上对时钟异步芯片进行多个芯片并行测试的方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
1120
编辑：管理员
来源：北方有色网
咨询细节
