一种快速的集成电路测试流程优化方法,通过对测试项目重排序,减少了失效
芯片的测试时间。包括步骤:S10:确定验证分析阶段测试向量和测试流程;S20:确定的测试向量和测试流程对芯片进行验证分析并得到原始的通过/失效测试信息表;S30:调用转换程序将通过/失效测试信息表转化为测试项目有效性表;S40:应用基于测试效率系数的排序方法,对测试项目进行优化,得到一个优化的测试流程。本发明提出的优化方法具有简单、易于实现且优化速度快的特点。优化速度快使得本发明特别适合应用于现代SOC测试中测试项目一般都比较多的情况。
声明：
“快速的集成电路测试流程优化方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
1080
编辑：管理员
来源：北方有色网
咨询细节
