本发明涉及一种面向SOC
芯片的多时钟域并发测试系统及其测试方法，属于芯片检测技术领域。本发明板卡系统包括板卡和设置在板卡上的时钟域控制器、插槽总线控制器和测试子系统，时钟域控制器连接测试子系统和插槽总线控制器，插槽总线控制器连接背板总线；测试子系统包括测试处理器和信号处理单元，测试处理器包括测试图形存储器、存储控制器、时序发生器、图形发生器和指令发生器。本发明通过多时钟域并发的测试方法，在提高了单颗SOC芯片测试效率的同时，单颗芯片的测试成本也得到降低，从而提高了利润；对芯片工作在多模块并发工作状态下的失效有更高的检测覆盖率，提高芯片封装后的良率。
声明：
“面向SOC芯片的多时钟域并发测试系统及其测试方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
1143
编辑：管理员
来源：北方有色网
咨询细节
