本发明涉及一种集成电路测试优化方法及其测试装置，所述方法包括：步骤101：提供已检
芯片的多个测试项的测试数据和多批次待测芯片；步骤102：根据所述测试数据获取每个测试项的失效概率；步骤103：按照所述失效概率从高到低排序所有测试项，形成一测试流程；步骤104：按照所述测试流程对所述多批次待测芯片中的一批次待测芯片进行并行或串行测试，并将所述批次的测试数据更新至所述已检芯片的测试数据中；步骤105：循环执行步骤102至步骤104，依次完成其余批次待测芯片的并行或串行测试。通过对测试项故障覆盖有效性和故障出现的概率进行排序，优化测试进程，以减少待测芯片的检测时间，从而减少整个测试时间，降低测试成本。
声明：
“集成电路测试优化方法及其测试装置” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
774
编辑：管理员
来源：北方有色网
咨询细节
