本发明公开了集成电路领域的一种输出短路检测电路，包括检测模块和比较模块，所述的检测模块由连接电源端VDD的检测电路R1、第三NMOS管N3，以及与第一NMOS管N1的源极连接的反馈电阻R2串联而成；所述第三NMOS管N3的源极接所述的反馈电阻R2，漏极接所述的检测电阻R1，所述比较模块连接所述第三NMOS管N3的漏极，接收检测模块输出的检测信号Vsen；所述比较模块还接收参考电压信号Vref，当所述检测信号Vsen的电位低于所述参考电压信号Vref的电位时，所述比较模块输出高电平的指示信号Vsc。其技术效果是：其能在驱动电路处于饱和区驱动模式时对驱动电路进行短路检测而不发生检测失效。
声明：
“输出短路检测电路” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
1019
编辑：管理员
来源：北方有色网
咨询细节
