本发明涉及集成电路领域，提供了一种DRAM良率分析系统，用于对DRAM
芯片的电性失效数据进行分析并获得可能失效原因，其中存储模块存储有多个失效模板，每个失效模板对应于至少一种可能失效原因，在数据输入模块获取DRAM芯片的电性失效数据后，图形化模块可将电性失效数据进行处理并标记于一网格图中，通过分析模块可对被标记的网格图与所述多个失效模板进行比较以得到与被标记的网格图匹配的至少一种失效模板，从而可得到与被标记的网格图对应的可能失效原因。利用上述DRAM良率分析系统可以从DRAM芯片的电性失效数据及时获得可能失效原因，从而有利于快速提升DRAM芯片的良率。
声明：
“DRAM良率分析系统” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
936
编辑：管理员
来源：北方有色网
咨询细节
