单个验证工具提供在统一环境下为全定制和ASIC设计二者既进行静态时序分析又进行动态仿真的能力。在各个实施例中，验证工具包括下述特征：(a)将静态时序分析工具和动态仿真工具结合到单个工具；(b)在存在电平敏感锁存器的情况下，为多相、多频、多周期电路执行有效的路径搜索；(c)为了时序特征化，自动识别电路结构，例如，复合门；(d)通过结合功能检查解决晶体管级的电路结构；(e)执行功能检查，以过滤掉失效路径并识别具有同步变化的输入端的门；(f)在过滤掉错误路径之后，在存在电平敏感锁存器的条件下，找到最大的工作频率；(g)通过利用与在spice类仿真器中实施的时域的非线性驱动器耦合的频域中的RLC部分的导纳矩阵和电压传输，解决串扰；(h)使用干扰源和受干扰者的输入端之间的关联性，以迭代地矀��定受干扰者的输出端上的切换时间。
声明：
“用于定制和ASIC设计的静态时序分析和动态仿真” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
1025
编辑：管理员
来源：北方有色网
咨询细节
