本发明公开了一种适用于多
芯片失效分析的LPDDR晶圆RDL设计方法，属于半导体封装领域，包括以下步骤：S1：基于常规LPDDR RDL设计，增加键合焊位；S2：设计封装基板，增加若干用于DIE连接的基板正面金手指；S3：进行封装，并将键合焊位与基板正面金手指连接S4:测量电阻，通过电阻测试判断DIE状态，完成设计。只需要在设计原始RDL布线时候，同步新增如下1条RDL走线即可；围绕DIE四周新增1条不封闭的口字型走线和2个键合焊垫(焊垫开窗位置需寻找合适位置，不影响原始产品RDL布线即可)，通过走线电阻的测量数据来判定DIE是否有开裂，无需专门测试机器，只需要使用万用表或者简易测试设备来测试电阻即可判定多芯片堆叠中存在某一颗DIE开裂。
声明：
“适用于多芯片失效分析的LPDDR晶圆RDL设计方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
947
编辑：管理员
来源：北方有色网
咨询细节
