本发明提供的基于FPGA的主备时钟相位对齐装置及方法，延时器用于实现对所述主用板时钟和所述备用板时钟的可控精细延时调整，检测器用于实现延时后所述主用板时钟和所述备用板时钟相位关系的检测，并将检测结果输出给控制器，所述控制器用于实现检测结果的决策并发出控制命令给所述延时器以完成所述主用板时钟和所述备用板时钟相位关系调整，在FPGA内即可实现，能够有效的降低系统设计复杂度，实现主备倒换业务无损。
声明：
“基于FPGA的主备时钟相位对齐装置及方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
778
编辑：管理员
来源：北方有色网
咨询细节
