本发明公开了一种高效率的集成电路封装工艺，所述封装工艺如下：步骤一：划片：将晶片分离成单个的
芯片；步骤二：取片和承载：挑选出良品芯片，并放置于承载托盘中；步骤三：粘片：将芯片粘贴在封装体的芯片安装区域；步骤四：打线：芯片上的打线点与封装体引脚的内部端点之间用细金线连接；步骤五：封装前检查：打线好的芯片通过目检的形式进行验收；步骤六：验收完毕后进行封装密封；本发明的有益效果是：本发明有助于满足集成电路封装良好的机械性和化学稳定性的质量要求，提高了封装的效率；封装时芯片表面与弧线制高点的距离控制在100um内，通过降低弧线高度，可缩减塑封体厚度，减少线弧摆动问题，增强封装可靠性。
声明：
“高效率的集成电路封装工艺” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
1013
编辑：管理员
来源：北方有色网
咨询细节
