本发明公开了一种改善集成电路制程中硅位错的方法,包括以下步骤:A)用氧化法生长第一栅氧化层;B)在第一栅氧化层上用化学气相沉积法沉积预定厚度的第二栅氧化层;C)通过电性测量仪器调整第一和第二栅氧化层的厚度,使MOS器件的电性参数符合制程要求。本发明可有效减少硅位错,降低集成电路
芯片的泄露电流,从而提高集成电路芯片的良率。
声明：
“改善集成电路制程中硅位错的方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
909
编辑：管理员
来源：北方有色网
咨询细节
