对半导体器件进行晶片级老化和测试的技术包括具有诸如ASIC等安装到互连衬底或安装在其中的有源电子元件的测试衬底、在ASIC和被测试晶片(WUT)上的多个被测试器件(DUT)之间实行互连的金属弹性接触元件,它们都被置于真空容器中,从而可在与DUT的老化温度无关或明显低于该温度的温度下操作ASIC。弹性接触元件可以安装到DUT或ASIC,且可成扇形发散以放宽使ASIC和DUT对准和互连的公差限制。由于ASIC能在相对少的信号线上接收来自主控制器的多个用于测试DUT的信号,并在ASIC和DUT之间相对多的互连上传播这些信号,所以互连的数目明显减少,继而简化了互连衬底。ASIC还可响应于来自主控制器的控制信号产生这些信号中的至少一部分。还描述了具体对准技术。在ASIC的正面微切削加工而成的凹痕保证了俘获弹性接触元件的自由端。ASIC背面及互连衬底正面经微切削加工而成的特征有利于使支撑衬底上的多个ASIC精确对准。
声明：
“晶片级老化和测试” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
1112
编辑：管理员
来源：北方有色网
咨询细节
