本发明涉及一种智能变电站过程层装置的时间同步方法，实时检测是否有外部同步信号，若果有，则进入同步对时状态，FPGA输出同步脉冲；在同步对时状态下，FPGA中计数器记录所述同步脉冲的、连续的一系列时间间隔，并将这些时间间隔依次循环存储在FPGA内部缓存器中；如果没有外部同步信号，判断存储的时间间隔的个数是否达到设定值，如果达到设定值，则进入守时状态，将所述时间间隔依次输出形成守时脉冲，如果未达到，则进入自产脉冲状态，由恒温晶振自身产生秒脉冲。本发明的智能变电站过程层装置的时间同步方法能够兼顾装置时间同步的准确性和失效性。
声明：
“智能变电站过程层装置的时间同步方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
992
编辑：管理员
来源：北方有色网
咨询细节
