本发明涉及一种集成电路晶圆测试优化方法，应用于集成电路晶圆测试过程中，通过对晶圆上需要测试的管芯坐标进行预先指定并存储在测试系统中，再通过测试过程按照设计图形对预先指定管芯进行测试，并根据当前管芯测试结果实时调整预先指定坐标的范围，最终得到所需的测试坐标图形将以最优化的方案覆盖最多的失效管芯数量，从而减少测试时间，提高测试效率，减少测试硬件使用次数，提高使用寿命。通过本发明适当的覆盖数量计算，也会得到较少的FAIL
芯片流到封装的数量，不增加封装的成本。同时减少针卡测试次数，增加硬件使用寿命。
声明：
“集成电路晶圆测试优化方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
754
编辑：管理员
来源：北方有色网
咨询细节
