本发明提供一种用于定位失效位置的半导体工艺验证数字电路，其特征在于，包括：和输入测试信号发生器相连接的缓冲器单元；和缓冲器单元的输出端连接的测试单元；和测试单元的输出端连接的选择器单元；以及片选信号发生器，用于发出高、低电平，和选择器单元连接，其中，测试单元用于和待验证的数字电路连接。电路结构简单可靠，可通过测试机台调整建立时间和保持时间。严格控制数据通路(Data Path),数据流不会过度发散。严格控制金属连线的最大扇出(Max Fan‑Out)为2。一个扇出为4的连线可以分解为三个扇出为2的连线和两个Buffer，能够有效定位失效位置。当测试电路逻辑异常时，通过Verilog仿真结果确定失效位置或缩小失效位置的查找范围。
声明：
“用于定位失效位置的半导体工艺验证数字电路及方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
836
编辑：管理员
来源：北方有色网
咨询细节
