本发明公开了一种封装
芯片背面失效定点的方法，包含：第1步，针对封装样品进行背面研磨，直至暴露出芯片背面，以及暴露出包裹在封装体内的引线；第2步，对样品表面进行清理及固定；第3步，采用打线机，在芯片引线和封装基座之间引线实现互联；第4步，对封装基座引线施加电学信号，激发漏电路径，采用传统的失效定点设备进行失效定点。本发明适用于各种封装形式和封装大小，对研磨的可控范围大，能够有效地对失效样品进行失效分析前的样品制备，对样品分析发挥有效作用。
声明：
“封装芯片背面失效定点的方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
888
编辑：管理员
来源：北方有色网
咨询细节
