本发明揭示了一种集成电路的可靠性分析测试结构，该测试结构包括：衬底，包含有源区和隔离区，具有一栅极、通孔和一互连线的n级待测结构，测试电压端以及电介质，所述通孔位于所述隔离区上。本发明还揭示了该测试结构的测试方法，包括：根据所述的测试结构实际形成待测试结构；对所述待测结构施加电压使所述待测结构失效，所述测试电压端接入测试电压，所述有源区和每一级的所述节点均接地，直到所述待测结构失效；测试所述待测结构的失效位置，所述测试电压端接入工作电压，分别使所述有源区和每一级的所述节点接地。本发明的测试结构能准确评估有源区上的通孔与相邻栅极之间电介质的可靠性。
声明：
“集成电路的可靠性分析测试结构及其测试方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
1150
编辑：管理员
来源：北方有色网
咨询细节
