本实用新型公开了一种晶振时钟失效检测电路，包括依次电性连接的外部晶振、时钟整形模块、晶振频率侦测模块和时钟安全管理模块；其中，外部晶振用于产生晶振时钟；时钟整形模块用于将晶振时钟由正弦波整形成方波；晶振频率侦测模块用于检测晶振时钟的频率是否在预设范围内，若不在预设范围内，则产生异常信号；当接收到异常信号时，时钟安全管理模块将
芯片系统的工作时钟由晶振时钟切换为内部RC时钟。根据本实用新型的晶振时钟失效检测电路，能够快速准确地检测到外部晶振是否停止振荡，且能够检测晶振时钟的频率是否过快或者过慢，并在检测到晶振时钟异常时，及时将芯片系统的工作时钟切换成内部RC时钟，避免芯片系统运行紊乱。
声明：
“晶振时钟失效检测电路” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
945
编辑：管理员
来源：北方有色网
咨询细节
