本发明提供一种存储器
芯片位线失效分析方法,用以对包含埋入式位线及金属位线结构的存储器芯片进行位线失效分析,每条所述埋入式位线与相应的所述金属位线之间通过多个位线接触窗相连,所述方法包括以下步骤:去除所述存储芯片的金属位线之上的钝化层、互连金属层及层间介质层,暴露出所述金属位线;通过电测试确定存储芯片上相互之间存在短路的两条金属位线,逐段切割其中的一条金属位线,使得该金属位线中连接于相邻位线接触窗的部分之间均被割断;去除存储芯片的衬底及包含在衬底内的埋入式位线,形成检测样片;对所述检测样片进行电势对比成像观测,确定所述短路金属位线的具体失效位置。
声明：
“存储芯片位线失效分析方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
1080
编辑：管理员
来源：北方有色网
咨询细节
