本发明公开了一种用于物理失效分析的改进型可寻址测试
芯片,包括测试单元、周围地址译码电路、信号选择电路以及用于物理失效分析的PAD阵列。本发明还公开了一种用于物理失效分析的改进型可寻址测试芯片的制作方法,包括如下步骤:(1)测试单元版图设计;(2)信号选择电路设计;(3)周围地址译码电路设计;(4)用于物理失效分析的PAD阵列设计;(5)测试芯片整合;(6)测试芯片生产;(7)测试芯片测量。本发明测试芯片通过采用类似记忆体芯片的周围译码电路,并引入用于物理失效分析的PAD阵列,提高了芯片的面积利用率,既可以进行电学失效分析,也可以进行物理失效分析。
声明：
“用于物理失效分析的改进型可寻址测试芯片及制作方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
837
编辑：管理员
来源：北方有色网
咨询细节
