本发明提供了一种封装器件的失效分析方法，包括：提供一包括自下向上的封装基体层、
芯片主体层和封装盖板层的封装器件，封装基体层中的每条导电线路与对应的外接测试点电性连接，芯片主体层中的每个焊盘与对应的导电线路电性连接；获取每个焊盘通过对应的导电线路与对应的外接测试点之间的电性连接关系；通过外接测试点对芯片主体层进行电性测试，以获取电性测试出现异常的电性连接关系；以及，根据电性测试出现异常的电性连接关系，抓取芯片主体层中的热点，并在芯片主体层的顶表面标记热点的位置。本发明的技术方案使得能够在无损的条件下快速且准确地找到热点的位置，进而使得能够对芯片主体层进行快速且有效的失效分析。
声明：
“封装器件的失效分析方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究，如用于商业用途，请联系该技术所有人。
我是此专利(论文)的发明人(作者)
1159
编辑：管理员
来源：北方有色网
咨询细节
